네 여러분 안녕하세요.

Hello, everyone.

패치입니다.

I'm Patch.

중국 메모리 기업인 CXMT가 올해 안에 새로운 구조의 서버용 D램 제품을 내놓겠다는 그런 소식이 나왔습니다.

News has come out that CXMT, a Chinese memory company, will release a new-structure DRAM product for servers within this year.

삼성전자의 도입 목표로 보도된 시점은 2028년인데요.

The reported target date for Samsung Electronics to adopt it is 2028.

그래서 기사 제목에 이렇게 붙었죠.

So this is how the article headline put it.

삼성보다 이 년 앞섰다.

Two years ahead of Samsung.

어, 중국이 우리나라 메모리를 따라오는 줄 알았는데 벌써 차세대 기술에서는 우리를 앞서간다는 걸까요?

Uh, I thought China was only catching up to our country's memory industry, but is it already ahead of us in next-generation technology?

이번에 등장한 기술은 포에프스퀘어 인데요.

The technology that appeared this time is called 4F squared.

이름만 들어서는 감이 잘 안 오죠.

You can't really get a feel for it just from hearing the name.

전자를 담아 가지고 정보를 기록하는 칸 하나의 면적을 육에서 사로 줄이겠다는 겁니다.

It means shrinking the area of a single cell, which holds electrons and records information, from 6F² to 4F².

조건이 같다면 백 개 들어가던 자리에 백오십 개를 넣을 수 있는 건데요.

It means that, under the same conditions, a space that used to fit 100 cells can now fit 150.

메모리를 만드는 회사 입장에서는 아주 솔깃하죠.

For a company that makes memory, that's very tempting.

왜냐하면 공장을 더 짓지 않고도 같은 면적에서 더 많은 용량을 뽑아낼 수 있으니까요.

Because you can get more capacity from the same area without building more factories.

그런데 이렇게 좋은 방법이 있는데 삼성이랑 하이닉스는 왜 아직 이런 구조로 전부 바꾸지 않았을까요?

But if there's such a good method, why haven't Samsung and Hynix switched everything to this structure yet?

이걸 한번 들여다보면 중국이 어디까지 추격을 해왔는지, 그리고 D램을 싸게 만드는 일이 왜 그렇게 어려운지가 함께 보일 겁니다.

If we look into this, we'll see how far China has pursued them, and also why making DRAM cheaply is so difficult.

일단 D램의 작동원리를 한번 살펴볼 건데요.

First, we'll take a look at how DRAM works.

예전에 안될공학에서 애런님이 한번 자세히 다루신 적이 있죠.

Aaron covered it in detail once before on Andwae Engineering.

일단 오늘 이야기랑 연결되는 부분만 다시 한번 좀 짧게 살펴볼게요.

First, let's briefly go over again only the parts connected to today's topic.

D램 안에는 정보를 기록하는 아주 작은 칸이 수십억 개가 들어 있거든요.

Inside DRAM there are billions of tiny compartments that record information.

이 칸을 셀이라고 부릅니다.

We call each compartment a cell.

셀 하나에는 전하를 담아두는 커패시티랑 전하가 드나드는 통로를 열고 닫는 트랜지스터가 하나씩 들어가요.

Each cell contains one capacitor, which stores charge, and one transistor, which opens and closes the passage the charge flows through.

이거를 작은 물통이랑 수도꼭지에다 비유를 할 수 있는데요.

You can compare this to a small water tank and a faucet.

커패시터가 물통 역할을 하는 거고 트랜지스터가 수도꼭지 역할을 하는 거죠.

The capacitor plays the role of the water tank, and the transistor plays the role of the faucet.

물통에 전하가 얼마나 저장되어 있는지를 그걸 구분을 해서 영이랑 일을 읽어내는 겁니다.

It's a matter of distinguishing how much charge is stored in the bucket, and reading it out as zero or one.

근데 문제는 저장된 전하가 시간이 지나면서 이렇게 조금씩 조금씩 빠져나간다는 거예요.

But the problem is that the stored charge gradually leaks out as time passes.

그래서 D램은 주기적으로 데이터를 좀 읽고 원래 상태로 다시 복원을 해줘야 됩니다.

So DRAM has to periodically read the data and restore it to its original state.

이게 바로 리프레시인데요.

This is exactly what a refresh is.

전원이 들어와 있어도 기억을 계속 관리를 해줘야 되는 거죠.

Even when the power is on, the memory has to keep being maintained.

그런데 칸을 작게 작게 만들면 전하를 충분히 담아두기가 어려워지겠죠.

But if you make the cells smaller and smaller, it becomes hard to hold enough charge.

그러면 물통 자체가 작아지는 셈이니까 원래 담긴 양이 적으면 이게 조금만 새도 구분을 하기가 힘들어져요.

Then the bucket itself gets smaller, so if the amount it holds is small, even a slight leak makes it hard to tell the difference.

수도꼭지 역할을 하는 트랜지스터도 마찬가지인데요. 크기가 작아질수록 얘가 닫았을 때 전하가 새어나가지 않도록 만드는 일이 더욱 까다로워집니다.

The same goes for the transistor that acts as the faucet: the smaller it gets, the trickier it is to keep charge from leaking when it is closed.

그래서 D램 업체들은 그 셀의 바닥 면적을 줄이면서도 전하를 충분히 저장을 할 수 있도록

So DRAM makers have tried to reduce the cell's base area while still storing enough charge.

커패시티를 높고 가늘게 만들거나 뭐 그런 여러 가지 방법을 써왔는데요.

They have used various methods, such as making the capacitor tall and thin.

바닥이 좁아지니까 위로 이렇게 길어질 수밖에 없는 거죠.

As the base gets narrower, it has no choice but to grow upward.

서울만큼이나 반도체 안에서도 땅값이 꽤 비쌉니다.

Land prices inside a semiconductor are as expensive as in Seoul.

그런데 이렇게 가늘고 긴 구조를 수십억 개씩 똑같이 만드는 것도 점점 어려워지고 있어요.

But making billions of these thin, long structures identically is getting harder and harder.

결국에는 기존 구조를 무작정 작게 만드는 데 한계가 있기 때문에 이제는 셀의 구조 자체를 바꾸려는 시도까지 이어지고 있습니다.

In the end, because there is a limit to simply shrinking the existing structure, attempts are now even being made to change the cell structure itself.

그래서 여기에서 등장을 하는 게 바로 식스에프스퀘어랑 포에프스퀘어 인데요.

So what appears here is 6F² and 4F².

에프는 반도체에서 아주 미세한 회로를 만들 때 그 기준으로 삼는 길이라고 보시면 돼요.

You can think of F as the length used as the reference when making very fine circuits in a semiconductor.

공정의 최소 가공 치수인 거죠.

It is the minimum feature size of the process.

그 길이를 한 변으로 하는 작은 정사각형을 그렸을 때 스퀘어인 거죠.

When you draw a small square with that length as one side, that is the 'square'.

그 셀 하나가 여섯 칸을 차지하면 식스에프스퀘어,

If one cell takes up six of those squares, it is 6F²,

그리고 네 칸을 차지하면 포에프스퀘어 이렇게 표현을 하는 겁니다.

and if it takes up four, it is 4F²; that is how it is expressed.

그러니까 쉽게 말해서 기존에는 여섯 칸을 쓰던 셀을 포에프스퀘어에서는 배치랑 구조를 바꿔 가지고 네 칸 안에다가 넣겠다는 얘기예요.

So, to put it simply, the idea is to change the layout and structure so that a cell that used to take six squares fits into four.

여섯 칸이 이제 네 칸이 됐으니까 셀 하나의 면적은 약 삼십삼 퍼센트가 줄어들겠죠.

Since six squares become four, the area of each cell shrinks by about 33 percent.

그런데 같은 공간에 넣을 수 있는 셀 수는 오히려 오십 퍼센트가 늘어납니다.

But the number of cells that fit in the same space actually increases by 50 percent.

숫자가 좀 이상해 보이긴 하는데 이게 맞아요.

The numbers may look a bit strange, but this is correct.

왜냐하면 육백 칸짜리 땅에 여섯 칸씩 쓰면 백 개가 들어가고, 네 칸씩 쓰면 백오십 개가 들어가니까요.

Because if you use six squares each on a 600-square plot, 100 fit, and if you use four each, 150 fit.

근데 물론 셀의 면적이 삼십삼 퍼센트가 줄었다고 해가지고 칩 전체 면적이라든가 생산원가도 그만큼 줄어드느냐, 또 그건 아니에요.

But of course, just because the cell area shrank by 33 percent doesn't mean the total chip area or production cost shrinks by the same amount.

D램 안에는 셀 뿐만이 아니라 원하는 위치의 데이터를 찾아내고 또 아주 작은 전기 신호를 읽어내는 그런 회로들도 같이 들어 있거든요.

Inside DRAM there aren't just cells; there are also circuits that find the data at the desired location and read very small electrical signals.

이 회로들이 차지하는 공간까지 생각을 하면 실제 칩의 면적이 줄어드는 비율이 좀 달라집니다.

When you also consider the space these circuits take up, the rate at which the actual chip area shrinks changes somewhat.

거기에다가 새로운 구조를 만드는 과정에서 제조 비용이 더 들어갈 수도 있고요.

On top of that, the process of making the new structure may cost more in manufacturing.

결국은 셀을 얼마나 작게 만드느냐 뿐만이 아니라 칩 전체를 얼마나 작고 저렴하게 생산을 할 수 있느냐 그게 중요한 거죠.

In the end, what matters is not only how small you make the cell, but how small and cheaply you can produce the whole chip.

그리고 비교할 때 이 에프라는 기준 길이도 같아야 되는데요.

And when comparing, the reference length called F also has to be the same.

네 칸짜리 집이라고 해도 한 칸이 크게 되면 작은 여섯 칸짜리 집보다 훨씬 넓을 수 있잖아요.

Even for a house with four squares, if each square is large, it can be much bigger than a house with six small squares.

그러니까 결국 중요한 건 같은 용량의 D램을 실제로 얼마나 작게 그리고 싸게 만들 수 있느냐인 거죠.

So in the end, what matters is how small and how cheaply you can actually make DRAM of the same capacity.

포에프스퀘어 기술을 먼저 도입을 했다고 해서 그게 꼭 가장 작은 D램이라든가 가장 저렴한 D램을 만들 수 있다는 그런 얘기는 아니라는 거죠.

Just because a company adopted 4F² technology first doesn't necessarily mean it can make the smallest or cheapest DRAM.

자, 그렇다면 여섯 칸을 차지하던 셀을 어떻게 네 칸 안에 넣을 수 있을까요?

Well then, how can we fit a cell that used to take up six slots into four slots?

그 핵심은 바로 트랜지스터의 구조를 바꾸는 건데요.

The key is changing the structure of the transistor.

기존 D램에서는 전류가 흐르는 통로가 이렇게 주로 바닥을 따라 가지고 놓여 있었거든요.

In existing DRAM, the channel the current flows through mostly lay flat along the bottom.

그런데 이 통로를 위아래 방향으로 이렇게 세우면 어떻게 될까요?

But what happens if we stand this channel up vertically?

가로로 길게 차지하던 공간이 줄어들고 그만큼 셀을 더 촘촘하게 배치할 수 있겠죠.

The space that used to be taken up horizontally shrinks, and the cells can be packed more densely by that much.

이런 접근 중에 하나가 바로 수직 채널 구조인데요.

One of these approaches is the vertical channel structure.

전류가 흐르는 길을 수직으로 만들고 이거를 제어하는 트랜지스터의 구조도 같이 바꾸는 거죠.

You make the path the current flows along vertical, and change the structure of the transistor that controls it as well.

제가 앞에서 커패시터를 물통에다 비유를 했는데요.

Earlier I used a water tank as an analogy for the capacitor.

사실 D램에서는 물통을 위로 길게 만드는 작업은 이미 해왔습니다.

In fact, DRAM has already been making the tank taller upward.

근데 이번에는 물통 아래에 달린 수도꼭지랑 그 연결 구조까지 손보면서 바닥 면적을 더 줄이려고 하고 있는 거예요.

But this time, they are also reworking the faucet under the tank and its connection structure to shrink the floor area further.

물론 포에프스퀘어라고 해가지고 모든 회사가 똑같은 구조를 사용하는 건 아니고요.

Of course, it's called 4F², but that doesn't mean every company uses the same structure.

포에프스퀘어는 셀 하나가 차지하는 그런 면적을 뜻하는 말이기 때문에 그 안에다가 트랜지스터를 어떻게 배치를 하고 연결할지는 회사마다 달라질 수가 있겠죠.

Since 4F² is a term for the area one cell occupies, how the transistors are arranged and connected inside it can differ from company to company.

실제로 SK 하이닉스도 2025년 그 공식 로드맵에서 포에프스퀘어랑 수직 게이트 구조,

In fact, SK Hynix's official 2025 roadmap also included 4F² and a vertical gate structure,

그리고 서로 다른 웨이퍼를 붙여 가지고 회로를 아래쪽에다 배치하는 기술을 공개를 했는데요.

and also a technology that bonds different wafers together and places the circuitry underneath.

그러니까 이 아이디어가 중국 기업만 떠올린 아주 막 새로운 아이디어가 아니라는 거죠.

So this idea is not something brand new that only Chinese companies came up with.

기존의 D램을 더 작게 만드는 일이 점점 어려워지면서

As making existing DRAM smaller gets harder and harder,

메모리 업계 전체가 그냥 그 셀의 구조를 바꾸는 방향으로 다 같이 움직이고 있는 겁니다.

the whole memory industry is moving together in the direction of changing the cell structure.

자, 근데 그렇게 셀을 촘촘하게 배치를 해가지고 공간을 아껴 놨더니 또 다른 문제가 생기는데요.

Now, but after packing the cells densely like that and saving space, another problem arises.

그게 바로 회로 사이의 신호 간섭이에요.

That is precisely the interference between circuit signals.

디램은 커패시티에 저장된 전하가 만들어내는 아주 작은 전기 신호를 읽거든요.

DRAM reads the very small electrical signal produced by the charge stored in the capacitor.

그런데 신호가 지나가는 배선들이 너무 가까워지게 되면 옆 배선의 전압이 바뀔 때 내가 읽으려는 신호까지 이게 영향을 받게 되는 거예요.

But when the wires the signal travels through get too close, then when the neighboring wire's voltage changes, the signal I'm trying to read is affected too.

예를 들어서 제가 전화 통화를 하고 있는데 옆에서 누가 되게 시끄럽게 떠들고 있으면 제 통화가 잘 안 들리는 거랑 좀 비슷하다고 보면 되겠죠.

For example, it's like when I'm on a phone call and someone next to me is chatting loudly, so I can't hear my call well.

메모리에서는 전기적으로 이런 일이 생기는데요.

In memory, this kind of thing happens electrically.

그러니까 방은 이제 많이 만들어 놨는데 이번에는 방음 공사가 필요해진 겁니다.

So, you've now made lots of rooms, and this time soundproofing work has become necessary.

실제로 SK하이닉스가 올해 공개한 포에프 스퀘어 연구에서도 이런 문제가 등장을 해요.

In fact, this problem also shows up in the 4F² research that SK hynix published this year.

자료를 보면 촘촘하게 배치된 데이터 배선 사이의 간섭을 줄이기 위해서 차폐 구조를 넣었습니다.

According to the material, they added a shielding structure to reduce interference between the densely arranged data wires.

그리고 그렇게 하니까 신호를 읽을 때 생기는 오류가 줄어들었다고 설명을 하거든요.

And they explain that by doing so, errors that occur when reading signals decreased.

결국 셀을 작게 만드는 데 성공을 해도 그 안에 담긴 정보를 안정적으로 읽고 쓸 수 있도록 그 주변 구조도 같이 다듬어야 되는 거죠.

In the end, even if you succeed in making the cell small, the structure around it must also be refined so the information inside can be read and written stably.

거기에다가 연구실에서 그냥 셀 하나가 잘 움직이는 거랑 칩 전체가 잘 작동을 하는 거, 그리고 그 칩을 공장에서 안정적으로 대량 생산하는 거는 또 다 다른 문제죠.

On top of that, one cell working well in the lab, a whole chip working well, and mass-producing that chip stably in a factory are all different problems.

수십억 개의 칸이 함께 움직이는 제품에서는 이런 아주 작은 문제도 전체 생산성을 흔들 수가 있습니다.

In a product where billions of cells work together, even such tiny problems can shake overall productivity.

자, 그래서 이렇게 면적을 아끼는 방법을 얘기를 해봤는데 면적을 아끼는 방법이 사실 하나 더 있어요.

Okay, so we've talked about ways to save area like this, but actually there is one more way.

저장 공간 옆에 있던 회로를 아예 그냥 아래층으로 옮겨버리는 거거든요.

It's simply moving the circuit that was next to the storage space down to a lower layer.

디램에는 데이터를 저장하는 셀뿐만이 아니라 작은 신호를 크게 키워서 읽는 회로, 그리고 원하는 저장 위치를 선택을 하는 그런 회로가 필요한데요.

DRAM needs not only cells that store data, but also circuits that amplify small signals to read them and circuits that select the desired storage location.

창고로 치면 그러니까 물건을 쌓아두는 공간 옆에 관리실이랑 분류 시설도 같이 있는 거죠.

If we compare it to a warehouse, it's like having a management office and a sorting facility next to the space where goods are stored.

근데 이런 시설들을 다른 층으로 옮겨버리면 그 같은 바닥 면적을 더 넓게 활용을 할 수가 있겠죠.

But if you move these facilities to a different floor, you can use the same floor area much more widely.

반도체에서도 비슷하게 저장 셀이 들어가는 웨이퍼랑 주변 회로가 들어가는 웨이퍼를 따로따로 만든 다음에 위아래로 연결을 시키는 방법을 연구를 하고 있습니다.

In semiconductors too, researchers are studying a way to make the wafer holding the storage cells and the wafer holding the peripheral circuits separately, then connect them vertically.

이렇게 하면 공간만 아낄 수 있는 게 아니고요.

Doing it this way, you don't just save space.

어, 각각의 회로를 만드는 공정도 따로따로 최적화할 수 있다는 그런 장점이 생기는 거죠.

Uh, there is also the advantage that the process of making each circuit can be optimized separately.

전하를 잘 보관하는 셀이랑 신호를 빠르게 처리하는 회로는 요구 조건이 다르거든요.

That's because cells that hold charge well and circuits that process signals quickly have different requirements.

기존에는 주변 회로까지 디램 셀을 만드는 과정에서 발생하는 그런 높은 온도를 견뎌야만 했어요.

Previously, even the peripheral circuits had to withstand the high temperatures that arise while making the DRAM cells.

그런데 아예 따로 만들어버리면 이런 제약을 줄일 수가 있겠죠.

But if you make them completely separately, you can reduce these constraints.

근데 물론 새로운 과제가 또 생깁니다.

Of course, new challenges also arise.

두 웨이퍼를 붙일 때 수많은 전기 연결부를 아주 정확하게 맞춰야 되거든요.

When attaching two wafers, you have to align a huge number of electrical connections very precisely.

연결 위치가 조금이라도 이렇게 어긋나거나 접합에 문제가 생겨버리면, 그러니까 따로따로 잘 만든 회로라도 함께는 작동을 하지 못하겠죠.

If the connection positions are even slightly off, or a problem arises in the bonding, then even well-made separate circuits won't work together.

삼성전자도 차세대 포에프 스퀘어 디램 연구에서 저장 셀이랑 주변 회로를 따로 만든 다음에 하이브리드 본딩으로 결합을 하는 그런 구조를 공개를 했습니다.

Samsung Electronics also unveiled a structure in its next-generation 4F² DRAM research where the storage cells and peripheral circuits are made separately and then joined by hybrid bonding.

셀을 작게 만들고 배선 간섭을 줄이고 회로를 아래로 옮긴 다음에,

You make the cells smaller, reduce wiring interference, and move the circuits underneath,

그 다음에 이 모든 걸 또 안정적으로 잘 연결을 해야 하는데요.

and after that you have to connect all of this stably and well.

결국 포에프 스퀘어라는 게 그 숫자는 간단하지만 실제 제품으로 만들기까지는 해결해야 될 문제가 꽤나 많은 거죠.

In the end, the number 4F² is simple, but there are quite a lot of problems to solve before turning it into a real product.

자, 그렇다면 씨엑스엠티는 이 기술을 어디까지 개발했을까요?

So, how far has CXMT developed this technology?

10월 10일 더블유씨시 에프테크 보도에 따르면

According to an October 10 report by WCCFTech,

씨엑스엠티 사장이 상하이에서 열린 컨퍼런스에서 말을 하기를 포에프 스퀘어 구조를 적용한 서버용 디디알 파이브 메모리 제품을 올해 말까지 선보이겠다고 그렇게 밝혔습니다.

the president of CXMT said at a conference in Shanghai that they will unveil a server DDR5 memory product using the 4F² structure by the end of this year.

삼성전자의 도입 목표로 보도된 시점이 2028년이었거든요.

The reported target date for Samsung Electronics' adoption was 2028.

그러니까 발표된 일정만 놓고 보면 이 년이나 빠른 셈인 거죠.

So going by the announced schedules alone, that is about two years faster.

근데 다만 아직 그 실제 제품의 크기라던가 수율이 공개가 된 건 아니에요.

But the actual product size and yield have not been disclosed yet.

기사에서는 초기 제품이 기존 지파이브 공정에서 파생된 형태일 가능성도 제기를 했는데, 뭐 이거 역시도 그냥 매체의 분석일 뿐입니다.

The article raised the possibility that the early product is a form derived from the existing G5 process, but that is just the media's analysis.

근데 그렇다고 해가지고 씨엑스엠티의 추격을 이걸 단순한 발표로만 볼 수도 없어요.

Even so, we can't view CXMT's catch-up as a mere announcement.

왜냐하면 지난 구월에 씨엑스엠티가 직접 공개한 자료를 보면 이미 오세대 디램 제조 기술인 지파이브 플랫폼을 양산에 적용을 했다고 밝혔거든요.

Because according to materials CXMT itself released last September, it had already applied its fifth-generation DRAM manufacturing technology, the G5 platform, to mass production.

이 공정으로 만든 모바일용 엘피디디알 파이브 엑스도 생산 중이라고 합니다.

They also say they are producing mobile LPDDR5X made with this process.

여기에서 좀 눈에 띄는 숫자가 있는데요. 웨이퍼 한 장에서 만들 수 있는 칩 수가 이전 세대보다 최소 오십 퍼센트가 늘었다는 거예요.

There is a number here that stands out: the number of chips that can be made from one wafer increased by at least 50% over the previous generation.

그러니까 쉽게 말하면 똑같은 크기의 반도체 원판 한 장에서 더 많은 칩을 만들 수 있게 됐다는 얘기죠.

Put simply, you can now make more chips from a single semiconductor wafer of the same size.

물론 이거는 같은 팔기가비트 용량으로 환산을 한 수치고요. 불량품을 제외하기 전에 그런 그 전체 칩 수 기준입니다.

Of course, this is a figure converted to the same 8-gigabit capacity, based on the total chip count before excluding defective products.

뭐 실제로 판매할 수 있는 칩이 오십 퍼센트 늘었다는 뜻은 아닌 거고요.

It doesn't actually mean that 50% more sellable chips were produced.

또 이번에 예고한 포에프 스퀘어 제품의 성과도 아니에요.

Nor is it a result of the 4F² product announced this time.

근데 그럼에도 이게 의미가 있는 게, 씨엑스엠티가 공장을 늘리는 것뿐만이 아니라 같은 웨이퍼에서 더 많은 칩을 생산하는 기술에도 투자를 하고 있다는 거를 보여주기 때문이에요.

Even so, what is significant is that it shows CXMT is not only expanding its factories but also investing in technology to produce more chips from the same wafer.

결국 연말에 실제 제품이 나오더라도 얼마나 작게 만들었는지, 또 얼마나 많은 양을 안정적으로 생산을 할 수 있는지, 이것까지 확인을 해야지.

In the end, even once an actual product comes out, we have to check how small they made it and how much they can produce stably.

씨엑스엠티가 삼성보다 앞섰다라는 그런 평가가 가능할 것 같습니다.

Only then could we say that CXMT is ahead of Samsung.

그런데 씨엑스엠티가 공개한 그 지파이브 자료에 또 하나 눈여겨봐야 될 기술이 있는데요. 바로 에스에이큐피입니다.

But there is one more technology to watch in the G5 materials that CXMT released: SAQP.

반도체는 웨이퍼 위에 아주 미세한 회로 무늬를 그려서 만들죠.

Semiconductors are made by drawing very fine circuit patterns on a wafer.

근데 문제는 그 무늬가 너무 촘촘해지면 한 번에 원하는 굵기랑 간격으로 만들기가 어려워진다는 건데요.

The problem is that when the patterns get too dense, it becomes hard to make them at the desired thickness and spacing in one go.

그래서 아예 만드는 방법을 바꾸죠.

So they change the way they make them altogether.

먼저 비교적 넓은 간격으로 기둥 같은 무늬를 만들고요.

First, they make pillar-like patterns with a relatively wide spacing.

그 양옆에다가 얇게 재료를 입히고 가운데 기둥을 제거를 하면 양쪽에 가느다란 벽이 남겠죠.

Then they coat a thin layer of material on both sides of them and remove the middle pillar, leaving thin walls on both sides.

그래서 이 과정을 한 번 더 활용을 하면 처음보다 훨씬 더 촘촘한 무늬를 만들 수가 있어요.

So if you use this process one more time, you can make a much denser pattern than the first.

펜으로 아주 가는 선들을 이렇게 직접 그리는 대신에 먼저 만든 틀의 가장자리를 이용을 해가지고 선을 만드는 거죠.

Instead of drawing very thin lines directly with a pen like this, you make the lines using the edges of a mold made earlier.

에스에이큐피는 이렇게 패턴을 촘촘하게 만드는 기술인데요.

SAQP is a technology that makes patterns dense in this way.

이거 이미 반도체 업계에서 활용을 해온 방법이에요.

This is a method the semiconductor industry has already been using.

씨엑스엠티도 이거를 지파이브 공정의 핵심 기술 중에 하나로 소개를 했습니다.

CXMT also introduced it as one of the core technologies of its G5 process.

근데 다만 이게 공정이 복잡해진다는 문제가 좀 있습니다.

However, there is a bit of a problem: the process gets more complicated.

재료를 입히고 깎는 과정을 여러 번을 거쳐야 되는데 중간에 두께나 간격이 조금만 달라져도 최종 회로의 모양이 어긋날 수가 있는 거거든요.

You have to go through the process of coating and etching material many times, and if the thickness or spacing differs even slightly along the way, the shape of the final circuit can go off.

그러니까 얼마나 가는 선을 만들 수 있느냐, 그것도 중요하지만

So how thin a line you can make is important, but

그 선을 얼마나 균일하게 그리고 또 저렴하게 만들 수 있느냐가 중요한 거죠.

how uniformly and cheaply you can make that line is also important.

같은 미세 공정이라도 실제 생산 비용에는 차이가 날 수 있는 그런 이유입니다.

That's the reason why even with the same fine process, actual production costs can differ.

그리고 또 이번 발표에서 또 하나 눈여겨볼 볼 단어가 있는데요.

And there's one more thing worth noting in this announcement.

바로 서버용입니다.

It's that it's for servers.

씨엑스엠티가 예고한 제품은 디디엘 파이브 알디엠인데요. 서버에서 주로 사용하는 메모리 모듈이죠.

The product CXMT announced is the DDR5 RDIMM, a memory module mainly used in servers.

우리가 흔히 보는 그 길쭉한 램이랑 비슷하게 생겼는데, 여러 디램 칩 외에도 명령이랑 주소 신호를 중간에서 받아서 전달하는 레지스터가 들어갑니다.

It looks similar to the long RAM sticks we commonly see, but besides several DRAM chips, it contains a register that receives and relays command and address signals in the middle.

씨피유 쪽에서 수많은 메모리 칩에 직접 신호를 보내는 그런 부담을 좀 덜어주기 때문에

Because it somewhat lightens the burden of the CPU sending signals directly to so many memory chips,

서버처럼 이런 많은 메모리를 사용하는 환경에서 안정성을 높이는 데에 상당히 도움이 돼요.

it helps considerably in improving stability in environments that use a lot of memory, like servers.

사실 씨엑스엠티는 지난해에도 알디엠을 포함한 디디엘 파이브 메모리 제품군을 공개를 했어요.

In fact, CXMT also unveiled a DDR5 memory product lineup, including RDIMM, last year.

그러니까 이번에 새롭게 주목을 해야 될 부분은 서버용 메모리를 처음 만들었다, 뭐 그런 게 아니라

So the part to pay new attention to this time isn't that they made server memory for the first time,

여기에다가 포에프 스퀘어라는 차세대 셀 구조를 적용을 하겠다는 거죠.

but that they plan to apply a next-generation cell structure called 4F².

근데 서버용 메모리는 그냥 단순히 용량이 크고 가격이 저렴하다고 선택받는 제품이 아니죠.

But server memory isn't a product chosen simply because it has large capacity and a low price.

서버 고객 입장에서는 용량이랑 가격도 중요하지만 안정성이 진짜 중요합니다.

For server customers, capacity and price matter too, but stability is really important.

왜냐하면 서버는 오랫동안 쉬지 않고 많은 데이터를 처리를 해야 되는데

That's because servers have to process lots of data for a long time without rest,

그런 환경에서 메모리 문제로 장애가 생겨버리면 조금 아낀 메모리 값보다 장애 비용이 훨씬 커질 수가 있잖아요.

and if a memory problem causes a failure in that kind of environment, the failure cost can end up far greater than the money saved on memory.

그래서 실제 제품이 출시가 되면 어떤 서버 플랫폼에서 검증을 받았는지, 그리고 실제 고객이 얼마나 채택하는지 이거를 봐야 됩니다.

So once the product is actually released, we need to see which server platforms validated it and how much customers actually adopt it.

전시장에서 본 모듈이 데이터 센터에 대량으로 꽂히는 것까지가 이제 상업화의 중요한 과정인 거예요.

The modules seen at the exhibition being installed in data centers in bulk is the important process of commercialization.

근데 여기에다가 이제 씨엑스엠티의 공장 증설까지 더해지면 한국 메모리 회사들로는 이제 신경이 쓰일 수밖에 없겠죠.

And with CXMT's factory expansion added on top, Korean memory companies can't help but feel concerned.

이번 보도에 따르면 씨엑스엠티는 올해 말까지 월 삼십만 장 수준의 웨이퍼 생산능력을 확보를 하고요.

According to this report, CXMT will secure wafer production capacity of around 300,000 sheets per month by the end of this year.

새로운 공장까지 더해가지고 이제 장기적으로는 뭐 월 육십만 장까지 확대하는 그런 구상을 가지고 있는데요.

In the long term, we have a plan to expand to as many as 600,000 wafers a month, including new fabs.

이게 숫자만 보면 생산량이 두 배가 되는 것처럼 느껴지죠.

Looking at the numbers alone, it feels like output doubles.

여기에서 한 가지 구분해야 될 거는

But there's one thing we need to distinguish here.

웨이퍼 생산능력이 두 배가 된다고 해가지고 실제로 판매할 수 있는 메모리도 꼭 두 배가 되는 건 아니에요.

Even if wafer production capacity doubles, the memory we can actually sell doesn't necessarily double.

웨이퍼 한 장에서 몇 개의 칩이 나오는지,

How many chips come out of one wafer,

그리고 그 중에 몇 개가 정상인지, 칩 하나에 용량은 얼마인지 이런 거를 좀 다 따져봐야 되거든요.

and how many of those are good, and what the capacity of each chip is: we have to weigh all of these.

예를 한번 들어보자면 기존에는 웨이퍼 한 장에서 칩 백 개를 만들고 그 중에 이제 구십개가 정상이었어요.

For example, previously one wafer yielded 100 chips, of which 90 were good.

그런데 새로운 구조를 적용을 해가지고 한 장에 백오십 개를 만들 수 있게 됐습니다.

But after applying the new structure, we can now make 150 per wafer.

그러면 무려 오십퍼센트나 늘어난 거죠.

That's a whole 50% increase.

근데 새로운 공정이 아직 불안정해가지고 정상적으로 작동하는 비율이 한 뭐 육십퍼센트에 그냥 그쳤다.

But the new process is still unstable, so the rate of normal operation stopped at only about 60%.

이러면 어떨까요?

What happens then?

백오십개 중에서 판매할 수 있는 칩이 구십개 밖에 안되겠죠.

Only 90 of the 150 chips would be sellable.

그러면 결국 이전이랑 똑같은 거예요.

Then in the end it's the same as before.

만약 새로운 공정을 적용을 하면서 제조 비용까지 늘었다,

And if manufacturing costs also rose while applying the new process,

이렇게 되면 이제 오히려 칩 하나를 만드는 비용이 더 올라갈 수도 있는 거죠.

then the cost of making each chip could actually go up.

물론 반대로 이제 수율까지 안정적으로 확보를 했다 그러면 같은 웨이퍼에서 훨씬 많은 칩을 판매를 할 수 있게 되겠죠.

Of course, conversely, if the yield is also secured stably, you'll be able to sell far more chips from the same wafer.

그리고 그때부터는 원가 경쟁력에도 이제 상당한 차이가 생기는 거고요.

And from then on, a considerable difference arises in cost competitiveness too.

이게 지금 설명을 위한 가정이기는 하지만 왜 메모리 업계가 양산 수율에 그렇게 민감할 수밖에 없는지 이거를 잘 보여줍니다.

This is just a hypothetical for explanation, but it clearly shows why the memory industry has to be so sensitive to mass-production yield.

메모리는 설계할 때 그 최대한 작은 칩을 만드는 것도 중요하지만, 결국 공장에서 그 이익을 지켜내야 하는 사업인 거예요.

In memory, designing the smallest possible chip matters, but ultimately it's a business that has to protect its profit at the factory.

포에프 스퀘어가 실제 경쟁력으로 이어질지도 결국 여기에서 이제 판가름이 나는 거죠.

Whether 4F² actually turns into a competitive edge will ultimately be decided here.

자, 이제 그렇다면 씨엑스엠티가 삼성전자랑 에스케이하이닉스의 기술을 모두 따라잡아야지만 시장에 영향을 줄 수 있을까요?

So then, does CXMT have to catch up with all of Samsung Electronics' and SK Hynix's technology before it can affect the market?

근데 꼭 그럴 필요는 없습니다.

But that's not necessarily required.

메모리를 구매하는 고객마다 원하는 성능이랑 가격이 다 달라요.

The performance and price that each customer buying memory wants are all different.

어떤 고객은 아주 최고 성능의 제품이 필요하지만,

Some customers need top-performance products, but

또 어떤 고객은 그냥 필요한 성능만 대충 충족을 한다면 가격이 저렴하고 또 안정적으로 공급받을 수 있는 그런 제품을 선택할 수도 있겠죠.

other customers might just choose a product that roughly meets the performance they need, is cheap, and can be supplied reliably.

씨엑스엠티가 이런 고객들의 기준을 충족을 하면서 이제 생산량까지 늘어난다,

If CXMT meets these customers' standards and its production volume also grows,

그렇게 되면 기존 업체들도 가격이라든가 공급 조건을 놓고 경쟁을 해야 할 수도 있겠죠.

then existing companies might also have to compete over things like price and supply terms.

특히 중국 시장에서는 이런 변화가 더 크게 나타날 가능성이 좀 있습니다.

In the Chinese market in particular, there's a fair chance this change will show up more strongly.

기존에 한국 업체의 메모리를 구매하던 그런 중국 기업들이 자국산 제품으로 구매처를 바꾸기 시작한다면 이제 어떻게 될까요?

What happens if Chinese companies that used to buy Korean memory start switching to domestic products?

삼성이랑 에스케이하이닉스는 그만큼의 물량을 이제 또 다른 고객을 찾아가지고 판매를 해야 할 수도 있어요.

Samsung and SK Hynix might have to find other customers to sell that much volume to.

그러면 중국 이외의 시장에서도 가격 경쟁이 좀 심해질 수 있겠죠.

Then price competition could get fiercer in markets outside China too.

그러니까 씨엑스엠티가 전 세계에서 가장 뛰어난 디램을 만들지는 못하더라도 일부 시장에서 고객을 확보하는 것만으로도

So even if CXMT doesn't make the best DRAM in the world, just by securing customers in some markets,

이게 경쟁 구도에 충분히 영향을 줄 수 있다는 말이에요.

it can sufficiently affect the competitive landscape, is what I mean.

물론 실제로 얼마나 큰 변화가 생길지는 씨엑스엠티가 얼마나 많은 고객을 확보하고 또 얼마나 많은 제품을 안정적으로 공급할 수 있느냐,

Of course, how big a change actually occurs depends on how many customers CXMT secures and how many products

이거에 달려 있긴 합니다.

it can supply reliably.

그렇다면 이게 에이아이 산업에는 어떤 영향을 줄까요?

Then what effect will this have on the AI industry?

만약 포에프 스퀘어 기술이 자리를 잡고

If 4F² technology gets established

디램 공급량이 늘어나가지고 가격까지 내려가게 된다면 에이아이를 개발을 하고 운영하는 기업들한테는 오히려 좋은 소식일 수도 있겠죠.

and DRAM supply grows so that prices even come down, it could actually be good news for companies that develop and run AI.

에이아이 서버에는 생각보다 많은 메모리가 필요한데요.

AI servers need more memory than you might expect.

에이아이 모델을 실행을 하는데 필요한 데이터뿐만이 아니라 수많은 사용자의 요청을 처리하는 그런 과정에서도 메모리를 사용하거든요.

Memory is used not only for the data needed to run an AI model, but also in the process of handling countless user requests.

같은 예산으로 더 많은 메모리를 구매를 할 수가 있다면

If you can buy more memory with the same budget,

서버의 여유 용량을 확보를 하거나 아니면 더 많은 작업을 처리를 할 수 있는 그런 환경을 구성하기도 쉬워지겠죠.

it becomes easier to secure spare server capacity, or to build an environment that can handle more tasks.

근데 다만 에이아이에서는 얼마나 많이 담느냐 이것도 중요한데 얼마나 빨리 꺼내느냐 이것도 되게 중요해요.

But in AI, how much you can hold matters, and how fast you can retrieve it is also very important.

창고를 두 배 넓혔다고 생각을 해볼게요.

Let's say you made a warehouse twice as wide.

물건은 더 많이 쌓아둘 수 있는데 그냥 출입문 크기가 그대로라면 물건을 꺼내는 속도까지 두 배가 되지는 않죠.

You can stack more goods, but if the door stays the same size, the speed of getting goods out won't double.

이때 바로 출입문에 해당하는 게 메모리 대역폭입니다. 일정한 시간 동안에 얼마나 많은 데이터를 주고받을 수 있는지를 나타내는 거죠.

The thing that corresponds to the door here is memory bandwidth, which shows how much data can be exchanged in a given time.

포에프 스퀘어로 셀을 더 촘촘하게 배치한다고 해가지고 메모리 속도까지 같은 비율로 빨라지는 건 아니에요.

Even if cells are packed more densely with 4F², memory speed doesn't get faster at the same rate.

거기다가 이번에 씨엑스엠티가 예고한 서버용 디디엘 파이브랑 에이아이지피유에 사용되는 그런 에이치비엠은 역할도 다릅니다.

On top of that, the server DDR5 that CXMT announced this time and the HBM used in AI GPUs have different roles.

디디엘 파이브는 주로 씨피유가 사용하는 시스템 메모리이고요.

DDR5 is mainly the system memory that CPUs use.

에이치비엠은 지피유 가까이에다 배치를 해가지고 막대한 데이터를 빠르게 공급하도록 만든 그런 고대역폭 메모리인 거죠.

HBM is a high-bandwidth memory placed close to the GPU to supply huge amounts of data quickly.

에이치비엠에는 디램 칩을 여러 층으로 쌓고 연결하는 기술부터 또 지피유랑 함께 묶는 그런 첨단 패키징 기술이 필요한데요.

HBM requires technology for stacking and connecting DRAM chips in multiple layers, plus advanced packaging that bundles them with the GPU.

그래서 이게 디디엘 파이브 공급이 늘어난다고 해가지고 에이아이지피유의 메모리 병목이 곧바로 해결되는 건 아니라는 말이에요.

So it means that even if DDR5 supply increases, the memory bottleneck of AI GPUs won't be solved right away.

하지만 에이아이 서버를 구성하는 전체 비용을 낮출 가능성은 있겠죠.

However, there is a chance of lowering the overall cost of building AI servers.

메모리 공급이 늘어나고 가격이 안정된다면 에이아이 서비스를 운영하는 기업들한테는 비용 부담을 줄일 기회가 생기는 거니까요.

If memory supply grows and prices stabilize, companies that run AI services get a chance to reduce their cost burden.

이렇게 되면 메모리를 구매하는 기업들한테는 아주 반가운 변화가 될 수도 있는 겁니다.

If this happens, it could be a very welcome change for companies that buy memory.

근데 이거를 이제 메모리를 판매하는 회사 입장에서 보면 이야기는 또 달라지겠죠.

But from the point of view of companies that sell memory, the story changes again.

에이아이 산업이 계속 성장을 하더라도 메모리 공급이 수요보다 더 빠르게 늘어나면 가격은 내려갈 수 있기 때문이에요.

That's because even if the AI industry keeps growing, prices can fall if memory supply grows faster than demand.

예를 한번 들어볼게요.

Let me give an example.

메모리 판매량이 용량 기준으로 삼십퍼센트가 늘었다고 해볼게요.

Let's say memory sales volume rose 30% by capacity.

그런데 같은 기간에 용량당 판매 가격이 이십퍼센트 내려갔다면 어떨까요?

But what if over the same period the selling price per unit of capacity fell 20%?

판매량은 삼십퍼센트 늘었는데 매출은 고작 사퍼센트 증가하는 데 그치겠죠.

Sales volume would be up 30%, but revenue would only rise by about 4%.

여기에서 이제 이익까지 지키려면 제조 원가도 충분히 낮춰야 되고요.

On top of that, to protect profits you'd also have to cut manufacturing costs enough.

그러니까 이게 에이아이가 계속 성장을 한다고 해가지고 메모리 회사들이 지금처럼 높은 수익성을 계속 유지한다는 그런 보장은 없는 거예요.

So just because AI keeps growing, there's no guarantee that memory companies will keep their current high profitability.

결국 수요만큼이나 공급이 중요하다는 이야기입니다.

Ultimately, the point is that supply matters as much as demand.

실제로 마이크론도 2026년 연차 보고서에서 이런 위험을 언급을 했습니다.

In fact, Micron also mentioned this kind of risk in its 2026 annual report.

에이치비엠은 같은 용량을 생산을 하더라도 일반 디램보다 더 많은 웨이퍼랑 생산 공간이 필요한데요.

Even for the same capacity, HBM needs more wafers and more production space than regular DRAM.

그런데 만약 에이치비엠 수요가 줄어가지고 업체들이 그 생산능력을 일반 디램 쪽으로 돌리게 된다면 어떻게 될까요?

But if HBM demand shrinks and manufacturers shift that production capacity toward regular DRAM, what happens?

일반 디램의 공급이 크게 늘어나면서 이제 가격이 떨어지겠죠.

Supply of regular DRAM would grow sharply, and prices would drop.

마이크론이 직접 제시한 위험 시나리오예요.

This is a risk scenario that Micron itself presented.

여기에다가 여러 메모리 업체들이 포에프 스퀘어로 전환을 하고 신규 공장까지 비슷한 시기에 가동이 된다면

On top of this, if several memory makers switch to 4F² and new fabs also start operating around the same time,

공급 증가 속도는 더 빨라질 가능성이 있습니다.

supply could grow even faster.

물론 셀을 오십퍼센트 더 넣을 수 있다고 해가지고 전 세계 메모리 공급이 뭐 당장 오십퍼센트 늘어난다, 이런 건 아니에요.

Of course, even if you can fit 50% more cells, it doesn't mean global memory supply will suddenly grow 50% right away.

실제 생산량은 새로운 공정을 뭐 얼마나 빠르게 도입을 하는지, 수율은 얼마나 확보를 하는지 이거에 따라서 달라지니까요.

Actual output will vary depending on how quickly the new process is adopted and how much yield is secured.

그리고 반대로 가격이 저렴해지면 고객들이 메모리를 더 많이 사용을 하면서 수요가 늘어날 수도 있고요.

And conversely, if prices get cheaper, customers may use more memory and demand could grow.

앞으로 이제 중요한 건 두 가지 속도입니다.

From here on, what matters is two kinds of speed.

에이아이가 메모리를 더 쓰는 속도 그리고 반도체 회사들이 더 많이 만들어내는 속도.

The speed at which AI uses memory, and the speed at which semiconductor companies produce more of it.

에이아이가 잘 되는 동안에도 메모리 가격은 내려갈 수 있어요.

Even while AI is doing well, memory prices could go down.

이번 구조 변화가 누구에게 얼마만큼의 이익이 될지는 그 속도 차이에서 이제 드러나겠죠.

Who profits from this structural change and by how much will show up in the difference between those speeds.

그럼 오늘은 여기까지 패치였습니다.

Well then, that's all for today. This was Patch.